半导体高管共论：AI驱动、工艺架构创新之下，EDA、IP、晶圆代工的发展之道（上）

发布时间：2026-07-10 11:04:07 来源：深圳市奥斯恩净化技术有限公司 作者：百科

集成电路产业链涵盖芯片设计、半导EDA/IP、体高代工、管共构创封测和设计服务等多个环节。动工代工的发道上在2024年12月11-12日举办的艺架第三十届集成电路设计业展览会（ICCAD-Expo 2024）上，多位半导体高管共同探讨了当前国内半导体产业发展的新之下机遇和挑战。

一方面是晶圆人工智能AI赋能万物，AI能够极大地提升设计和制造的半导智能化，它正为集成电路产业带来新的体高动力和机会。另一方面，管共构创业界共识是动工代工的发道上工艺分叉之后，如何支持新的艺架工艺架构的创新，这需要产业链各个环节的新之下共同努力。再谈到国内EDA、晶圆IP等产业的半导发展现状，高管们认为有其一定的合理性，但更应该着眼于做好自身的产品，才能有能力拥抱产业整合的到来。

以下分享此次受访高层们对行业发展现状与趋势的分析和预判，从技术和市场发展的视角探寻2025年以及未来几年国内半导体产业新态势。

西门子EDA全球副总裁兼中国区总经理凌琳表示，3DIC是近几年的热门话题，我们发现3DIC产生了很多新的问题，譬如在热方面的热的分析，以及封测的时候有一些应力，应力是需要物理仿真的。因此，西门子EDA围绕先进封装工具集做了大量工作，提供热分析功能的工具，并将绕线、布线、连接和验证这些既有的工具集整合，让设计者能够尽快地实现制造。

西门子EDA全球副总裁兼中国区总经理凌琳

利用AI提升EDA工具的设计效率已经成为行业的共识，凌琳表示西门子EDA通过在整个设计流程中引入AI，实现了EDA性能的显著提升，包括减少设计时间、提高验证效率优化测试和良率分析能力，以及增强用户交互体验等方面。

谈及EDA行业的并购，凌琳认为当前的整合并购已经跨向偏系统以及非EDA领域的公司。“在早期，西门子EDA看到了很多客户内部定义自己的产品，这会牵动整个链条去做改变，但又不存在相应的解决方案。针对于此，西门子EDA通过收购能够进行补足。2017年西门子也看到了这样的方向，数字孪生不仅要有宏观的物理世界，还要有微观的半导体，综合起来才能形成比较完整的数字孪生平台。

这样的整合顺应了为客户提供系统级优化的趋势。西门子EDA在半导体设计、多物理场仿真、系统验证，以及产品的生命周期管理方面全面布局，并与西门子的工业软件进行了部分融合，例如基于系统级的仿真，包括基于物理场的仿真，基于流体力学的模拟和仿真等，从而帮助客户缩短研发设计周期、助力其产品更快上市。

国内EDA企业数量已经超过120家，而本土企业的市场份额占比低。合见工软副总裁吴晓忠认为，反观国际三大家的规模通过并购越来越大。因此，国内EDA也迫切需要发展出龙头企业，通过整合并购做强做大。

合见工软副总裁吴晓忠

一般来说成熟工艺是指22纳米以上不采用FINFET的工艺，这种工艺很少用于大算力、超算、智算等芯片。那么国产工艺要放更多的晶体管，把芯片面积做大是替代的途径之一。

为了帮助客户使用成熟国产工艺做好国产大芯片，及助力大芯片性能提升方面，合见工软主要有三方面的方案。通过DFT诊断提升芯片良率，在提升良率的基础上把芯片面积做大。合见工软在系统级上面的PCB工具支持百万Pin级别，客户已经有了封装解决方案并取得了不错的效果。另外在做大IP时充分考虑到解决大芯片的存储和互连问题，合见工软提供HBM 和RDMAIP等产品。还有在多芯粒互联上，要切换不同的Chiplet拼接芯粒，需要考虑到互连的问题，合见工软针对国内外的工艺都有解决方案，其UCIe IP目前是非常成熟的方案，在国内有很多客户落地。

合见工软作为国内首家可以为高性能智算芯片设计提供“EDA+IP+系统级”联合解决方案的工具供应商，发布的创新产品涵盖了数字验证全新硬件平台、DFT全流程工具、PCB板级设计工具以及高速接口IP解决方案等多个领域，这些产品和解决方案的推出，不仅提升了国产EDA工具的技术水平，也为智算时代算力芯片的开发提供了有力支持。

随着5G、人工智能等新兴技术的发展，对芯片的性能、PPA提出更高的要求，但受限于先进工艺的进展，系统级设计越来越重要。当前EDA工具已经不再只满足于单芯片的设计，而要从系统级进行设计分析，以满足行业发展的需求。

思尔芯副总裁陈英仁表示，“左移”在EDA行业中的重要性。“左移”是一种将设计流程的后期任务前置到早期阶段的战略。其核心目标在于通过早期决策避免后期设计问题，从而缩短开发周期并提高设计效率。

思尔芯副总裁陈英仁

左移的设计思路需要生态的加持，工具只是载体，解决应用的问题例如机器视觉、IOT方面思尔芯花时间进行方案的布局，就是为了让客户节省开发时间，让客户推广IP及产品时可以更得心应手。

经过多年发展，思尔芯形成了架构设计、软件仿真、硬件仿真、原型验证、数字调试等在内的完整数字前端解决方案。他表示打造国产EDA全流程是EDA的重要环节，思尔芯也与国微芯等兄弟公司交流合作，但也面临一定的挑战。思尔芯的工具属于前端，工程师不太了解后端，因此需要在工具上进行整合，公司间互相协作，共同构建应用生态。

思尔芯为RISC-V生态建设做了不少工作，陈英仁表示RISC-V生态可以适当借鉴Arm的发展，Arm生态一路发展也是碰到了很多挑战包括系列级别兼容性的问题，其推出的参考设计中设定了规范，让客户更容易上手，RISC-V的架构灵活，多样化也带来了碎片化，如何购买到最合适的核，就需要一个好的平台做“试驾”。思尔芯不仅提供这样的试驾平台环境，也与不同的RISC-V厂商合作，参与定义系统级别的应用和测试规范，以及满足调试性需求等。

AI成为半导体行业回暖的重要驱动力，但在大环境不太明朗的情况下，还面临内卷的挑战，行业变数较多，但反而外部环境的限制，坚定了行业公司继续走下去的决心。相信接下来的市场表现依旧保持乐观。

芯和半导体已经建立起了从芯片到系统的全栈集成系统EDA平台，包括Chiplet先进封装全流程EDA解决方案与高速高频互连EDA解决方案等，旨在加速AI硬件系统的设计进程。公司在Chiplet 先进封装一体化设计分析方面已超越国际同行、达到国际领先水平。

芯和半导体创始人、总裁代文亮博士指出，Chiplet异构集成芯片将向更加全面的系统化方向演进，满足信息感知、计算、存储和传输的一体化诉求。同时，行业也越来越关注系统工艺协同优化（STCO）。

芯和半导体创始人、总裁代文亮

STCO作为DTCO的延伸和发展，将协同优化的范围进一步扩大到了系统层面。它不仅涵盖了电路与工艺的协同优化，还深入考虑了2.5D/3D IC封装技术、系统互连、软件优化等系统级因素，目标是在系统整体层面实现性能、功耗和成本的最佳平衡。
代文亮表示，先进封装是解决大算力需求的一种重要手段。虽然我们的工艺并不是最完美的，但是可以从可以从系统架构、通讯协议标准等方面进行原创性创新，针对场景化的AI进行优化，例如特斯拉的算力芯片也并不都是通用GPU芯片，还添加了众多自研的Dojo芯片，针对深度学习进行了特定的优化，从而实现了更高的计算效能输出。同时，以往在 EDA 设计过程中，很少考虑风冷、液冷等散热技术，但如今在设计大算力芯片时，几乎都采用液冷技术。可见很多应用场景已发生变化， EDA工具也必须因应这些发展变化，构建自己的独特设计。

面向AI赋能千行百业的时代，未来EDA设计软件正在走向集成系统，芯和半导体也将继续深入研发，协同产业链生态，助力国产EDA的创新发展。

英诺达（成都）电子科技有限公司提供的EDA解决方案产品主要包括自研的EDA软件、硬件验证的云平台、设计服务，公司坚持以客户需求为导向，帮助客户实现价值最大化。

英诺达创始人王琦认为国内EDA工具要得到客户的认可，一要有创新，并通过客户及时的服务响应等形成差异化；二是抓住一两个点工具进行对标，让客户看到比现有三大家的工具有优势，才能逐渐建立客户的信心，并进行替换。

英诺达创始人王琦

王琦进一步说道，当前国内EDA企业数量多的现状有其合理性。要赶上海外几十年的发展，不可能靠一家企业，必须齐头并进。同时我们也应该看到，EDA巨头一路发展并购了上百家公司，这只是结果，其并购过来中有70%是失败的，背后的原因有人员、技术整合等等。

从并购来看，国内EDA企业是否已经到了整合并购的时机，王琦认为尚未成熟。现在各家企业要各显神通，把各个领域的点工具做到有竞争力，想办法生存，并购则自然而然会发展。

英诺达的EDA业务主要是静态验证，以低功耗为切入点。王琦表示，静态验证与动态验证互补，能够发现潜在的逻辑错误、设计不一致性、违反设计规则等问题，避免了在设计后期中才发现缺陷带来的高昂修复成本，降低流片风险。目前英诺达已经推出了6款面向数字电路的静态验证和分析EDA，2025年将发布一款RTL优化工具。“EDA工具发布只是起点，真正让客户用起来还需要大力的推广，把这7款工具商业化，从而对我们的营收形成有利的支撑。”王琦说道。

此外，英诺达也提供云平台服务，以共享资源的方式降低客户的使用成本和技术门槛。在EDA产学研建设上，公司在局部领域和高校进行合作，通过授课、讲解难点，帮助学生解决EDA方面的问题，并培训学生的使用习惯，总之带动EDA新血液，为国内EDA生态做出努力。

SPICE作为EDA的根基，是一种电路分析仿真软件，全称是Simulation Programwith Integrated Circuit Emphasis，可以模拟和分析电路在不同条件下的行为，例如温度、电压和频率等，帮助电路设计人员预测电路的性能，从而进行更准确的设计和优化。中国EDA起步比较晚，国内缺乏对标国际产品的SPICE。

巨霖科技创始人兼董事长孙家鑫

巨霖科技创始人兼董事长孙家鑫表示，中国是一个芯片大国，且是一个系统强国，当5G、6G走在世界前列时，超高速信号频率达到一定程度时，信号眼图无法测量出来，巨霖科技正是瞄准了目前这块产业空白，实现了产品的突破。要做好SPICE，不是纯科学和技术的问题，而是从科学、技术到工程、市场的综合问题，涵盖从物理、电子到计算机、软件、数学算法等综合性学科。

目前，巨霖科技完全自主知识产权的TJSPICE在产品精度与效率全面达到或领先业界标杆。TJSPICE是一款已经得到市场验证的True-SPICE电路仿真器，能够为客户提供通过流片验证的SPICE模型（如BSIM，MOS902，MOS11)，以及在模拟／混合信号集成电路设计，芯片单元和存储特性方面提供精度参考。TJSPICE实现了与行业完全兼容的SPICE模型仿真，且达到了业界精度标准。现在，先进技术节点建模工艺如CMOS、SOI已在TJSPICE上全面支持。随着与中国领先的器件模型团队紧密合作，TJSPICE将能够更加精准地对制造工艺进行建模。

在TJSPICE基础上，巨霖科技在ICCAD2024上带来了信号完整性仿真平台SIDesigner、电源电子系统设计和仿真平台PowerExpert、低速信号批量仿真平台HobbSim解决方案。

为应对5G/6G时代信号传输，尤其是DDR5、112G以上的超高速SerDes信号完整性传输带来的挑战，SIDesigner依托高精度电路仿真根技术，是业界可行的解决方案。SIDesigner 信号完整性仿真平台吸收了各家产品的优势，支持设计优化仿真，快速批量仿真，优化原理图设计，部分场景可以10+倍提高工程师效率，加速产品上市和迭代，工具改进沟通和响应速度极快。

孙家鑫表示，下一代技术面临的两大痛点问题是光电融合和芯片的PI（电源完整性）问题，我们通过前移市场需求，驱动产品创新，走出一条国产EDA的道路，这是巨霖对自己的要求。

芯易荟成立于2021年，是一家提供全球领先的新一代专用处理器设计工具的科技公司。经过几年的积累，目前芯易荟在定位方面，正在积极布局专注AI推理芯片的工具化IP，助力AI产业加速迈向新的发展高度。

芯易荟副总裁石贤帅表示，作为芯片设计行业的赋能者，芯易荟通过自主研发的专用处理器设计验证自动化的前瞻技术，对丰富的应用场景的快速评估和定制加速指令，自动生成DSA处理器的软硬件配套工具链。目标是中国乃至全球范围内日益增长的芯片设计需求和算法快速实现之间提供新型设计方法学和定制化产品组合。

芯易荟副总裁石贤帅

在谈到工具化IP时，石贤帅分析，相较于一般市场上的很多IP购买后难以做定制，工具化的IP的特点即是客户可以根据业务场景配置各种各样的参数，甚至基于RISC-V可以增加扩展指令，这样就提供了很大的灵活性。芯易荟最大的竞争优势在于可以在多样复杂的环境下，比如在AI应用下能够做到快速迭代。原来完成一个芯片的设计可能需要耗时一年以上，包括架构设计和探索阶段，而现在基于芯易荟工具链的架构探索，可以在数周内完成。

“芯易荟提供一整套工具链，可以在x86和指令集层面模拟仿真，不一定要等芯片回来或者是在设计完整后才能去评估PPA，当下大语言模型受到很多关注，大语言模型还完全没有到成熟的程度，目前的痛点是ASIC很难适应快速变化，需要工具能够适应这种模型，快速更新迭代是芯易荟的优势，同时我们也看到了这方面的潜力和机会，所以目前业务专注在推理方面的AI的IP，包括背后的工具定制。”石贤帅说道。

随着AI大模型的发展以及摩尔定律的放缓，很多公司开始采用新的架构，异构计算、3D封装等以弥补工艺上的不足，芯易荟将继续发挥专用处理器设计以及工具化IP的优势赋能IC设计的高效便捷。

速石科技首席技术官张大成表示，如今芯片设计走向系统级设计，新的研发设计平台、新的用户设计的工具流程和Flow一定会发生变化。于是EDA和CAE应用逐渐开始融合，融合给研发用户带来操作系统的改变。我们对EDA工具的熟悉，不单单只是熟悉它的Flow，还要从结构、电磁各方面的角度围绕芯片的整个架构进行验证和仿真。

速石科技首席技术官张大成

例如，一些芯片的模块设计可能涉及到内部的子模块，对于包括结构、电源完整性、功耗完整性的仿真就会涉及到一系列CAE工具，还要考虑到Chiplet技术，2.5D、3D封装等因素。而传统的EDA工程师对这些结构和电磁的仿真流程可能不是太熟悉。但是随着芯片的发展和融合技术的诞生，对EDA设计平台或者说芯片设计平台带来了挑战。

通过标准化的工具适配集成和自定义融合Flow定义技术，速石科技新一代融合智算研发平台成功实现了多种EDA/CAE联合设计仿真需求场景的标准化适配，并统一用户接入体验，实现了基础资源、数据资源、软件资源的统一管理，极大地提升了设计效率与准确性。

对于EDA+AI这个话题，张大成表示，速石科技最新序列产品中开发了新的功能，这个功能利用EDA工具，帮助IC设计公司打造自主训练的AI模型与EDA工具紧密结合。AI模型可以去学习企业的历史仿真任务、任务特性和产品类型的数据，编译成他们自己的模型，应用到研发平台里面，提升研发效率。

这一实现有赖于速石自研核心调度器Fsched，其强大的资源调度和任务监控功能不仅显著提高了任务运行效率，还确保了设计结果的快速准确获取，让资源配置更加灵活高效，进一步提升了设计仿真工作的整体效率。速石调度器Fsched在国内数百家客户企业已经经过验证实践。

EDA上云这几年比较火，尤其是2021年、2022年是IC设计公司大量使用EDA上云服务的时期，但受限于大环境的影响，企业对云平台的接受程度发生了变化。但云的使用模式仍然是刚需。像AI芯片、GPU的计算量越来越大，单机运算能力已无法满足其需求。当前衍生出一个新的模式就是混合云部署。企业既在本地构建私有云，又利用公有云完成部分计算任务。速石致力于服务IC设计，服务用户EDA的研发体验，提升研发设计效率。无论是调度器、资源管理还是混合云架构，速石都加足马力顺应国产化趋势，迭代产品创新发展。

芯启源集团副总裁及董事会秘书廖鼎鑫表示：公司最近完成了EDA和DPU业务的分拆，有利于各自业务做精做深。EDA业务布局主要有两个维度：短期内将现有前端验证工具做好，未来拓展功耗分析、混合验证等工具，将数字验证工具补齐。长期来看，除IC验证工具外，继续丰富数字控制器IP等产品线，走合作加自研的模式，使得产品矩阵更强，为客户提供更加完整的解决方案。

芯启源集团副总裁及董事会秘书廖鼎鑫

以芯启源(上海)的EDA业务来看，其自研的MimicPro硬件验证系统是一个基于FPGA的高性能系统，使得数字IC前端的验证水平上升到一个新高度。MimicPro系统通过提高工作效率、缩短开发周期，加快完成早期软件开发中的系统验证和回归测试等环节。

MimicPro具备诸多优势，包括实现仿真加速和原型验证一体化，硬件及软件研发团队可以使用同一套 MimicPro系统，无需分别采购工具。高性能及高FPGA利用率，同样的客户设计，MimicPro的运行频率是传统仿真加速器的5-10倍，FPGA 利用率是同类仿真加速器的2倍，大幅节省成本，缩短用户开发时间。

此外，强大的可扩展性和灵活性。自研的自动分区算法，支持扩展至最大256 片FPGA，高达122亿门设计规模，可以满足目前HPC、GPU、AI等复杂大规模芯片设计，且提供了丰富的外接降速桥、子卡附件。

此外，芯启源还是RISC-V工作委员会副会长单位，将继续积极支持RISC-V产业生态的发展。

廖鼎鑫表示，芯启源(上海)作为本土EDA厂商，除了打造过硬的产品和技术之外，我们在服务的响应速度，可以做到“当天的事当天解决”。在国产化的浪潮下，和产业友商、合作伙伴等合作共赢。

相关文章